Micron Siapkan DRAM 3D dan NAND 400 Layer untuk Era AI

Micron memperkenalkan peta jalan memori generasi berikutnya dengan teknologi High-NA EUV, wafer bonding, hingga rancangan khusus untuk mempercepat pemrosesan kecerdasan buatan.

Jayak
By
2 Min Read

TEKNOLOGI – Micron mengungkap strategi pengembangan DRAM dan NAND untuk beberapa tahun mendatang. Perusahaan semikonduktor asal Amerika Serikat tersebut berencana mengandalkan teknologi wafer bonding, material baru, litografi High-NA EUV, serta arsitektur memori tiga dimensi (3D). Langkah ini ditujukan untuk meningkatkan kepadatan, efisiensi daya, dan kinerja memori, terutama bagi kebutuhan pusat data serta kecerdasan buatan (AI). Rencana tersebut dipaparkan dalam laporan Tom’s Hardware pada 4 November 2026.

Pada pengembangan DRAM, Micron memutuskan tidak melanjutkan rencana penggunaan sel memori 4F². Perusahaan memilih mempertahankan arsitektur 6F² karena dinilai masih memiliki ruang pengembangan yang lebih menjanjikan. Generasi 1δ atau 1-delta ditargetkan memasuki produksi massal pada paruh kedua 2027, dengan peningkatan kepadatan bit sekitar 20 persen dibandingkan teknologi 1γ.

Micron juga menyiapkan generasi berikutnya yang memanfaatkan wafer bonding dan High-NA EUV. Teknologi tersebut memungkinkan struktur dibuat lebih rapat sekaligus membuka peluang peningkatan kapasitas. Di sisi lain, perusahaan sedang mengembangkan dua generasi DRAM 3D bernama 3D1 dan 3D2. Scott DeBoer, Presiden sekaligus Chief Technology and Products Officer Micron, menyatakan, “DRAM kini mendekati batas atomik.” Menurutnya, penerapan DRAM 3D harus dilakukan pada waktu yang tepat dari sisi biaya dan kinerja.

Untuk kebutuhan AI, Micron mengembangkan HBM khusus yang dapat disesuaikan dengan arsitektur prosesor pelanggan. Perusahaan juga menyiapkan vertical HBM (vHBM), yang menempatkan memori langsung di atas prosesor guna meningkatkan bandwidth dan mengurangi latensi. Teknologi vertical Edge Inference Memory (vEIM) turut dikembangkan dengan sasaran bandwidth hingga 2 TB/s dan konsumsi energi kurang dari satu picojoule per bit.

Pada sektor NAND, generasi G11 diproyeksikan menggunakan lebih dari 400 lapisan aktif, meningkat dari 276 lapisan pada G9. Micron memperkirakan kepadatan bit dapat meningkat dua kali lipat, sementara kecepatan I/O naik sekitar 50 persen. Produksi massalnya ditargetkan mulai paruh kedua 2027.

Micron juga meneliti NAND khusus AI dengan fokus pada performa IOPS tinggi dan bandwidth besar. Salah satu rancangan ditargetkan mencapai 25 juta hingga 100 juta IOPS untuk mempercepat pencarian data dan pengelolaan konteks AI.

Share This Article
Tidak ada komentar

Tinggalkan Balasan

Alamat email Anda tidak akan dipublikasikan. Ruas yang wajib ditandai *